

RX32H610 数据手册


文档编号：DS00008

基于 Arm[®]Cortex[®]-M0 内核的 32 位专业电机微控制器

版本：V1.2

特征

- 内核: Arm[®]Cortex[®]-M0 的内核, 最高频率 152 MHz
- 运行条件:
 - VDD, VDDA 范围: 2.7V 至 3.6V
 - -40°C ~ 125°C
- ESD
 - HBM 4kV
 - CDM 1.2kV
 - EFT 高达 5kV
- 数学运算协同处理器
 - DIV
 - SQRT
- 存储器
 - 64 Kb Flash
 - 8 Kb SRAM
- 复位和供电管理
 - 上电/下电复位 (POR/PDR)
 - 可编程电压监测器 (PVD)
 - 低功耗模式: 睡眠 (Sleep)、停止 (Stop)、待机 (Standby)
- 时钟管理
 - 内置经出厂调校的 16 MHz 振荡器
 - 内置经出厂调校的 32 KHz 振荡器
- 29 个快速 I/O
 - 全部可映射到外部中断向量
 - 最大额定 7V
- 1 个 4Msps 的 12 位 ADC
 - 电压转换范围: 0V 至 VREFBUF
 - 内置 TPS
- 2 个轨对轨比较器
 - 内部参考电压源 CRV
 - CRV 源可选 1V 或 2.5V



QFN32 (5 × 5 mm)

- 3 个运算放大器
 - PGA 模式 (4~16 倍)
 - 电压跟随器模式
 - 独立模式 (仅 OPAMP3)
- 通信接口
 - 1 个 I²C
 - 2 个 UART
 - 1 个 SPI
- VREFBUF
 - 支持输出电压 2.5V/2.8V/VDD
- 9 个定时器
 - 1 个 32 位定时器和 1 个 16 位定时器, 最多 4 个 IC/OC/PWM 或脉冲计数器和正交(增量式)编码器输入
 - 1 个 16 位 6 通道高级电机控制定时器, 最多 6 个 PWM 通道, 带有死区时间生成和刹车功能
 - 1 个 16 位定时器, 带有 3 个 IC/OCs, 1 个 OCN/PWM, 死区时间生成和刹车功能
 - 2 个 16 位基本定时器
 - 1 个看门狗定时器 (IWDG)
 - 1 个 24 位 SysTick 定时器
 - 1 个 RTC 实时时钟
- 开发支持
 - 串行线调试 (SWD)
- CRC 计算单元, 96 位唯一 ID

目录

1	简介	8
2	概述	9
3	功能概述	11
3.1	数学运算协同处理器	11
3.2	内置 Flash	11
3.3	内置 SRAM.....	11
3.4	自举模式	11
3.5	电源管理	11
3.5.1	供电方案	11
3.5.2	上电复位 (POR) 和掉电复位 (PDR)	11
3.5.3	低功耗模式	11
3.6	通用输入/输出(GPIOs).....	12
3.7	模数转换器(ADC).....	12
3.8	比较器 (CMP)	12
3.9	运算放大器 (OPAMP)	12
4	引脚和引脚分布	13
4.1	QFN32 引脚分布	13
4.2	引脚定义	14
4.3	复用功能	18
5	电气特性	22
5.1	测试条件	22
5.1.1	最小值和最大值	22
5.1.2	典型值	22
5.1.3	典型曲线	22
5.1.4	负载电容	22
5.1.5	引脚输入电压	22
5.1.6	供电方案	23
5.1.7	电流消耗测量	24
5.2	绝对最大额定值	24
5.3	工作条件	25
5.3.1	通用工作条件	25
5.3.2	上电和断电时操作条件	26
5.3.3	内置复位和电源控制模块特性	26
5.3.4	内部参考电压	27
5.3.5	供电电流特性	27
5.3.6	内部时钟源特性	28
5.3.7	PLL 特性	29
5.3.8	存储器特性	30
5.3.9	EMC 特性	30
5.3.10	电气敏感性	30
5.3.11	IO 注入电流特性	31

5.3.12	IO 端口特性	31
5.3.13	NRST 引脚特性	33
5.3.14	TIM 定时器特性	33
5.3.15	通信接口	34
5.3.16	ADC 特性	37
5.3.17	温度传感器特性	39
5.3.18	VREFBUF 特性	39
5.3.19	OPAMP 特性	40
5.3.20	CMP 特性	41
5.3.21	CRV 特性	42
6	封装信息	43
6.1	QFN 32 封装信息	43
7	订货代码	45
8	版本历史	46

表目录

表 4.1 引脚配置表中使用的图例/缩写	14
表 4.2 引脚定义	15
表 4.3 复用功能 (Port A)	18
表 4.4 复用功能 (Port B)	19
表 4.5 复用功能 (Port C)	20
表 4.6 复用功能 (Port D)	21
表 5.1 电压特性	24
表 5.2 电流特性	25
表 5.3 温度特性	25
表 5.4 通用工作条件	25
表 5.5 上电和掉电时的工作条件	26
表 5.6 内置复位和电源控制块特性	26
表 5.7 内置的参照电压	27
表 5.8 睡眠模式下的最大电流消耗, 代码从 FLASH 运行	27
表 5.9 运行模式下的最大电流消耗, 数据处理代码从 FLASH 运行	27
表 5.10 停止模式和待机模式下的典型和最大电流消耗	28
表 5.11 高速内部 RC (HSI) 振荡器特性 ⁽¹⁾	28
表 5.12 LSI 振荡器特性 ⁽¹⁾	28
表 5.13 低功耗模式的唤醒时间 ⁽¹⁾	29
表 5.14 PLL 特性 ⁽¹⁾⁽⁴⁾	29
表 5.15 FLASH 特性	30
表 5.16 FLASH 寿命和数据保存期限	30
表 5.17 EMS 特性	30
表 5.18 ESD 绝对最大值	30
表 5.19 电气敏感性	31
表 5.20 IO 电流注入易感性	31
表 5.21 IO 静态特性	31
表 5.22 输出电压特性	31
表 5.23 IO 交流特性 ⁽¹⁾⁽²⁾	32
表 5.24 NRST 引脚特性	33
表 5.25 TIMx ⁽¹⁾ 特性	33
表 5.26 I2C 接口特性	34
表 5.27 SCL 频率 ($f_{PCLK1} = 36\text{MHz}$, $V_{DD_I2C} = 3.3\text{V}$) ⁽¹⁾⁽²⁾	34
表 5.28 SPI 特性	35
表 5.29 ADC 特性	37
表 5.30 ADC 输入阻抗	38
表 5.31 ADC 精度-限制测试条件	38
表 5.32 温度传感器特性	39
表 5.33 VREFBUF 特性	39
表 5.34 OPAMP 特性	40
表 5.35 CMP 特性	41

表 5.36 CRV 特性	42
表 6.1 机械数据	44
表 8.1 版本历史	46

图目录

图 2.1 RX32H610 架构图	10
图 4.1 RX32H610 QFN32 引脚图	13
图 5.1 引脚的负载情况	22
图 5.2 引脚输入电压	23
图 5.3 供电方案	23
图 5.4 电流功耗测量方案	24
图 5.5 SPI 时序图-从模式和 CPHA=0	35
图 5.6 SPI 时序图-从模式和 CPHA=1	36
图 5.7 SPI 时序图-主模式	36
图 6.1 轮廓图	43

1 简介

本数据手册提供 RX32H610 的订购信息和固有特性。

本文档应与参考手册“RX32H610_Reference_Manual”一起阅读。本数据手册和参考手册均可从睿兴官网 www.rxtek-icore.com 获得。

2 概述

RX32H610 系列采用 Arm® Cortex®-M0 32 位 RISC 内核，最高运行频率为 152 MHz。

该系列内置高速存储器（64Kb 的 Flash、8K 的 SRAM），以及丰富的增强 I/O 引脚，连接到 2 条 APB 总线，1 条 AHB 总线。

该系列内置数学运算协同处理器，包括一个除法运算和一个开平方运算。

该系列内置 1 个 ADC（4 Msps），2 个比较器（CMP），3 个运算放大器（OPAMP），1 个内部参考电压缓冲器，1 个电机专用的 16 位高级定时器，1 个 16 位电机专用通用定时器，1 个 32 位通用定时器，1 个 16 位通用定时器，2 个 16 位基本定时器。

该系列具有丰富通信接口：

- 1 个 I2C
- 2 个 UART
- 1 个 SPI

该系列可以在 -40 至 +125°C 的温度范围内工作，供电电压 2.7V 至 3.6V。

RX32H610 系列提供 32 引脚 1 个封装。




图 2.1 RX32H610 架构图

3 功能概述

3.1 数学运算协同处理器

RX32H610 提供一个数学运算协同处理器 (Math Engine)，该处理器包含 FOC 运算所需的运算加速单元：

- DIV：除法运算
- SQRT：开平方运算

3.2 内置 Flash

RX32H610 内置 64Kb 的嵌入式闪存，可用于存储程序和数据。

3.3 内置 SRAM

RX32H610 内置 8Kb 的 SRAM。这些 SRAM 可以以字节 (8 位)、半字 (16 位) 或字 (32 位) 进行访问。这些存储器可以在没有等待周期的情况下由 CPU 寻址。

3.4 自举模式

启动加载程序存放在系统内存中，被用于通过 UART 对 Flash 重新编程。

3.5 电源管理

3.5.1 供电方案

RX32H610 需要使用 2.7V 至 3.6V 的工作电压供电。当供电电压达到 2.7V 时，系统既能正常工作。

3.5.2 上电复位 (POR) 和掉电复位 (PDR)

RX32H610 内部有完整的上电复位 (POR) 和掉电复位 (PDR) 电路。当供电电压到达 2.7V 时系统即能正常工作。

当 VDD/VDDA 低于指定的限位电压 V_{POR}/V_{PDR} 时，系统保持为复位状态，而无需外部复位电路。关于上电复位和掉电复位的细节请参考数据手册的电气特性部分。

3.5.3 低功耗模式

RX32H610 支持三种低功耗模式，用户可以在以下模式中进行选择：

- 睡眠模式：CPU 时钟被关闭。所有外设 (包括 Cortex[®]-M0 外设，如 NVIC、SysTick 等) 继续运行，并且 CPU 可以被中断或者事件唤醒。
- 停止 0 和停止 1 模式：保留 SRAM 和寄存器内容。关闭除 LSI 以外所有时钟。该系列可以被任一外部中断线从停止模式中唤醒。

在停止 0 模式下，内部 LDO1P7 和 LDO1P2 配置为正常模式，这允许最快的唤醒时间但功耗更高。活动的外设和唤醒源与停止 1 模式相同。

- 待机模式：待机模式用于实现最低的功耗，关闭 LDO1P7 和 LDO1P2，关闭除 LSI 以外所有钟。该系列可以被外部复位 (NRST 引脚)、IWDG 复位、RTC 唤醒以及 WKUP 唤醒引脚的上升沿和下降沿从待机模式中唤醒。

此外，可以通过以下方式降低运行模式的功耗：

- 降低系统时钟速度

- 当 APB 和 AHB 外设未使用时对它们进行时钟门控。

3.6 通用输入/输出(GPIOs)

每个 GPIO 引脚都可以被软件配置为输出（推挽或开漏）、输入（上拉、下拉或浮空）或外设复用功能。大多数 GPIO 引脚既可以作数字复用，也可以作模拟复用功能。

注意：PB7 无法上拉且只有推挽输出功能。

3.7 模数转换器(ADC)

该系列内置 1 个模数转换器，具有以下特点：

- 12 位分辨率，内置校准。
- 采样率 4Msps
- 采样通道可分为 4M、2M、1M 通道
- 内置 TPS 采样通道
- 3 个 OPAMP 内部输出采样通道
- 内置虚拟中心点采样通道
- 内置 VBG 采样通道
- 内置 VREFBUF 采样通道

3.8 比较器 (CMP)

- 2 个轨对轨比较器
- 轨对轨输入/输出
- 具有迟滞功能
- 可选遮蔽源

3.9 运算放大器 (OPAMP)

- PGA 模式（4~16 倍）
- 电压跟随器模式
- 独立模式（仅 OPAMP3）
- PGA 模式内部偏置电压可选（VSS/0.5V/0.5×VREFBUF）
- 输出可内部连接至 ADC 和比较器

4 引脚和引脚分布

4.1 QFN32 引脚分布




图 4.1 RX32H610 QFN32 引脚图

4.2 引脚定义

表 4.1 引脚配置表中使用的图例/缩写

名称	缩写	定义
引脚名称	除非在引脚名称下方的括号中另有说明，否则引脚在复位期间和复位后的功能与实际的引脚名称相同	
引脚类型	S	电源引脚
	I	仅输入引脚
	O	仅输出引脚
	I/O	输入/输出引脚
I/O 结构	FT	5V 容忍 I/O
	WKUP	专用唤醒引脚
	NRST	具有内置弱上拉电阻的双向复位引脚
	对于 FT 的 I/O 选项	
	_A ⁽¹⁾	I/O，具备由 VDDA 提供的模拟开关功能
注意	除非另有注释说明，所有 I/O 在复位期间及复位后均设置为浮空输入	
引脚功能	复用功能	通过 GPIOx_AFRL 寄存器选择功能
	附加功能	通过外设寄存器直接选择/使能功能

1. 表 4.2 中的相关 I/O 结构有：FT_A。

表 4.2 引脚定义

引脚数	引脚名 (复位后功能)	引脚类型	I/O 结构	Note	复用功能	其他功能
1	PD5	I/O	FT_A	-	TIM3_CH2 TIM8_BKIN2 UART2_TX SPI1_MISO I2C1_SCL	ADC1_IN14
2	PA0	I/O	FT_A	-	SWDIO TIM3_CH3 I2C1_SDA UART1_RX	-
3	PA1	I/O	FT_A	-	SWCLK TIM3_CH4 I2C1_SCL UART1_TX SPI1_NSS	-
4	NRST	I/O	NRST	-	-	NRST
5	PA3	I/O	FT_A	-	TIM3_CH3 CMP2_O	ADC1_IN13
6	PA4	I/O	FT_A	-	CMP1_O CMP2_O	OPAMP1_P1
7	PA5	I/O	FT_A	-	-	OPAMP2_N2 OPAMP1_N1
8	PA6	I/O	FT_A	-	-	ADC1_IN12 OPAMP2_P
9	PA7	I/O	FT_A	-	-	ADC1_IN11 OPAMP1_N2 OPAMP2_N1
10	PB0	I/O	FT_A	-	TIM2_ETR TIM2_CH1 SPI1_MISO	OPAMP3_P1
11	PB1	I/O	FT_A	-	TIM8_CH5 UART1_TX TIM2_CH2 SPI1_SCK	ADC1_IN10 OPAMP3_O
12	PB2	I/O	FT_A	-	TIM8_CH6 TIM3_ETR UART1_RX TIM2_CH3 SPI1_MOSI	OPAMP3_N1 CMP2_N1
13	PB3	I/O	FT_A	-	MCO TIM2_CH4	ADC1_IN9 OPAMP3_P2

引脚数	引脚名	引脚类型	I/O 结构	Note	复用功能	其他功能
QFN32	(复位后功能)					
						CMP2_P1
14	PB4	I/O	FT_A	-	TIM2_CH3	ADC1_IN8 CMP1_P3
15	PB5	I/O	FT_A	-	TIM15_CH1	ADC1_IN7 CMP1_N3
16	PB6	I/O	FT_A	-	TIM2_CH2 TIM15_CH1N	ADC1_IN6 CMP1_P2
17	PB7	I/O	FT_A	1	-	-
18	PC0	I/O	FT_A	-	TIM2_CH1	ADC1_IN4 CMP1_P1
19	PC1	I/O	FT_A	-	-	ADC1_IN3 CMP1_N1
20	VDD	S	CLAMP_VDD	-	-	-
21	VDDA	S	CLAMP_AVDD	-	-	-
EPAD	VSSA	S	CLAMP_AGND	-	-	-
	VSS		CLAMP_GND	-	-	-
22	PC2	I/O	FT_A	-	TIM15_CH1	ADC1_IN2 CMP2_P2
23	PC3	I/O	FT_A	-	TIM8_ETR TIM15_CH2	CMP2_N2
24	PC4	I/O	FT_A	-	TIM15_CH1 TIM15_CH3	ADC1_IN1 CMP2_N3
25	PC5	I/O	FT_A	-	TIM8_CH4 TIM15_CH2 TIM2_CH1 TIM8_BKIN1	SRN
26	PC6	I/O	FT_A	-	TIM8_CH3N TIM8_CH2N TIM8_CH1N	-
27	PC7	I/O	FT_A	-	TIM8_CH3 TIM8_CH2N	-
28	PD0	I/O	FT_A	-	TIM8_CH2N TIM8_CH3N TIM8_CH1N	-
29	PD1	I/O	FT_A	-	TIM8_CH2 TIM8_CH1 TIM8_CH3	-

引脚数	引脚名	引脚类型	I/O 结构	Note	复用功能	其他功能
QFN32	(复位后功能)					
30	PD2	I/O	FT_A	-	TIM8_CH1N TIM8_CH2	-
31	PD3	I/O	FT_A	-	TIM8_CH1 TIM8_CH2 TIM8_CH3	-
32	PD4	I/O	WKUP	-	TIM3_CH1 TIM15_BKIN UART2_TX UART2_RX SPI1_MOSI I2C1_SDA	WKUP

1. PB7 仅可配置为推挽输出

4.3 复用功能

表 4.3 复用功能 (Port A)

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	Analog
Port A	PA0	SWDIO	TIM3_CH3	I2C1_SDA			UART1_RX		
	PA1	SWCLK	TIM3_CH4	I2C1_SCL			UART1_TX	SPI1_NSS	
	PA3		TIM3_CH3	CMP2_O					ADC1_IN13
	PA4			CMP1_O	CMP2_O				OPAMP1_P1
	PA5								OPAMP2_N2、 OPAMP1_N1
	PA6								ADC1_IN12、 OPAMP2_P1
	PA7								ADC1_IN11、 OPAMP1_N2、 OPAMP2_N1

表 4.4 复用功能 (Port B)

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	Analog
Port B	PB0			TIM2_ETR			TIM2_CH1	SPI1_MISO	OPAMP3_P1
	PB1		TIM8_CH5			UART1_TX	TIM2_CH2	SPI1_SCK	ADC1_IN10、 OPAMP3_O
	PB2		TIM8_CH6	TIM3_ETR		UART1_RX	TIM2_CH3	SPI1_MOSI	OPAMP3_N1 CMP2_N1
	PB3	MCO		TIM2_CH4					ADC1_IN9、 OPAMP3_P2、 CMP2_P1
	PB4			TIM2_CH3					ADC1_IN8、CMP1_P3
	PB5						TIM15_CH1		ADC1_IN7、CMP1_N3
	PB6			TIM2_CH2			TIM15_CH1N		ADC1_IN6、CMP1_P2
	PB7								

1. PB7 仅可配置为推挽输出

表 4.5 复用功能 (Port C)

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	Analog
Port C	PC0			TIM2_CH1					ADC1_IN4、CMP1_P1
	PC1								ADC1_IN3、CMP1_N1
	PC2						TIM15_CH1		ADC1_IN2、CMP2_P2
	PC3		TIM8_ETR				TIM15_CH2		CMP2_N2
	PC4			TIM15_CH1			TIM15_CH3		ADC1_IN1、CMP2_N3
	PC5		TIM8_CH4	TIM15_CH2	TIM2_CH1		TIM8_BKIN1		SRN
	PC6		TIM8_CH3N		TIM8_CH2N		TIM8_CH1N		
	PC7		TIM8_CH3				TIM8_CH2N		

表 4.6 复用功能 (Port D)

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	Analog
Port D	PD0		TIM8_CH2N		TIM8_CH3N		TIM8_CH1N		
	PD1		TIM8_CH2		TIM8_CH1		TIM8_CH3		
	PD2		TIM8_CH1N				TIM8_CH2		
	PD3		TIM8_CH1		TIM8_CH2		TIM8_CH3		
	PD4		TIM3_CH1		TIM15_BKIN	UART2_TX	UART2_RX	SPI1_MOSI	I2C1_SDA
	PD5		TIM3_CH2		TIM8_BKIN2		UART2_TX	SPI1_MISO	I2C1_SCL

5 电气特性

5.1 测试条件

除非特别说明，所有电压均参考 VSS。

5.1.1 最小值和最大值

除非特别说明，在生产线上通过对 100% 的产品在环境温度 $T_A = 25^\circ\text{C}$ 下执行的测试，所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试；在综合评估的基础上，最小和最大数值是通过样本测试后，取其平均值再加减三倍的标准分布(平均 $\pm 3\sigma$)得到。

5.1.2 典型值

除非特别说明，典型数据以 $T_A = 25^\circ\text{C}$ ， $V_{DD} = V_{DDA} = 3.3\text{V}$ 为基础。这些数据仅用于设计指导而未经测试。

典型的 ADC 精度数值是通过对一个标准的批次采样，在所有温度范围下测试得到，95% 产品的误差小于等于给出的数值(平均 $\pm 2\sigma$)。

5.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

5.1.4 负载电容

用于引脚参数测量的负载情况如图 5.1 所示。




图 5.1 引脚的负载情况

5.1.5 引脚输入电压

图 5.2 描述了该器件的一个引脚上的输入电压测量。




图 5.2 引脚输入电压

5.1.6 供电方案




图 5.3 供电方案

注意：每个电源对（VDD/VSS，VDDA/VSSA 等）必须采用如上所示的滤波陶瓷电容器去耦。这些电容器必须尽可能靠近对应引脚的 PCB 底部，以确保芯片的良好功能。

5.1.7 电流消耗测量




图 5.4 电流功耗测量方案

5.2 绝对最大额定值

加载在器件上的载荷如果超过本节“绝对最大额定值”中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味着在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 5.1 电压特性

符号	描述	最小值	最大值	单位
VDD - VSS	外部主供电电压（包含 VDDA 和 VDD） ⁽¹⁾	-0.3	4	V
V _{IN} ⁽²⁾	在其它引脚上的输入电压	VSS -0.3	7	
ΔVDD _x	不同供电引脚之间的电压差	-	50	mV
VSS _x - VSS _l	不同接地引脚之间的电压差	-	50	
V _{ESD(HBM)}	ESD 静电放电电压（人体模型）		4	kV

- 所有的电源（VDD, VDDA）和地（VSS, VSSA）引脚必须始终连接到允许范围内的外部供电系统上。
- 必须保证 V_{IN} 不超过其最大值。最大允许注入电流值参考电流特性。

表 5.2 电流特性

符号	描述	条件	最大值	单位
I_{VDD}	经过 VDD/VDDA 电源线的总电流 (供电电流) ⁽¹⁾	VDD=3.3V	150	mA
I_{VSS}	经过 VSS 地线的总电流 (流出电流) ⁽¹⁾	VDD=3.3V	150	
$I_{VDD(PIN)}$	最大电流进入每个 VDD 电源 pin	VDD=3.3V	100	
$I_{VSS(PIN)}$	最大电流进入每个 VSS 接地 pin	VDD=3.3V	100	
I_{IO}	任意 I/O 和控制引脚上的输出灌电流	VDD=3.3V	20	
	任意 I/O 和控制引脚上的输出拉电流	VDD=3.3V	20	
$\Sigma I_{IO(PIN)}$	所有 I/O 和控制引脚吸收的总输出电流	VDD=3.3V	100	
	所有 I/O 和控制引脚产生的总输出电流	VDD=3.3V	100	
$I_{INJ(PIN)}^{(2)}$	任意 I/O 上注入电流 ⁽³⁾	VDD=3.3V	-5/0	
$\Sigma I_{INJ(PIN)}$	总注入电流(所有 I/O 和控制引脚的总和) ⁽⁴⁾	VDD=3.3V	±25	

- 所有的电源 (VDD, VDDA) 和地 (VSS, VSSA) 引脚必须始终连接到允许范围内的外部供电系统上。
- 反向注入电流会干扰器件的模拟性能。
- 当 V_{IN} 大于 VDD, 则发生正向注入; 当 V_{IN} 小于 VSS, 则发生负向注入。必须避免超过 $I_{INJ(PIN)}$ 的限制。请参考电压特性以了解允许的最大输入电压值。
- 当多个输入输出端口接受电流注入时, 最大 $\Sigma I_{INJ(PIN)}$ 是注入的正电流和负电流 (瞬时值) 的绝对值之和。

表 5.3 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-65 to 150	°C
T_J	最大结温度	150	

5.3 工作条件

5.3.1 通用工作条件

表 5.4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	-	152	MHz
f_{PCLK1}	内部 APB1 时钟频率	-	-	152	
f_{PCLK2}	内部 APB2 时钟频率	-	-	152	
VDD ⁽¹⁾	标准工作电压	-	2.7	3.6	V
VDDA ⁽¹⁾	模拟部分工作电压	-	2.7	3.6	
$T_A^{(2)}$	环境温度	-	-40	125	°C
$T_J^{(2)}$	结温度范围	-	-40	135	

- 建议使用相同的电源为 VDD 和 VDDA 供电, 在上电和正常操作期间, VDD 和 VDDA 之间最多允许有 50mV 的差别。
- 如果 T_A 较低, 只要 T_J 不超过 T_{Jmax} , 允许更高的 P_D 数值

5.3.2 上电和断电时操作条件

下表中给出的参数是在一般的工作条件下测试得出。

表 5.5 上电和掉电时的工作条件

符号	参数	条件 (1)	最小值	最大值	单位
t_{VDD}	VDD 上升速率	VDD=3.3V	5	∞	$\mu\text{s}/\text{V}$
	VDD 下降速率		20	∞	

5.3.3 内置复位和电源控制模块特性

下表中给出的参数是依据表 5.4 列出的环境温度下和 VDD 供电电压下测试得出。

表 5.6 内置复位和电源控制块特性

符号	描述	条件	最小值	典型值	最大值	单位	
VDD	工作电压	-	1.62	3.3	3.63	V	
V_{PVD}	可编程的电压检测器的电平选择	PLS[2:0] = 000(上升沿)	2.18	2.2	2.22		
		PLS[2:0] = 001(上升沿)	2.28	2.3	2.32		
		PLS[2:0] = 010(上升沿)	2.38	2.4	2.42		
		PLS[2:0] = 011(上升沿)	2.48	2.5	2.52		
		PLS[2:0] = 100(上升沿)	2.58	2.6	2.62		
		PLS[2:0] = 101(上升沿)	2.68	2.7	2.72		
		PLS[2:0] = 110(上升沿)	2.78	2.8	2.82		
		PLS[2:0] = 111(上升沿)	2.88	2.9	2.92		
		PLS[2:0] = 000(下降沿)	2.08	2.1	2.11		
		PLS[2:0] = 001(下降沿)	2.18	2.2	2.22		
		PLS[2:0] = 010(下降沿)	2.28	2.3	2.32		
		PLS[2:0] = 011(下降沿)	2.38	2.4	2.42		
		PLS[2:0] = 100(下降沿)	2.48	2.5	2.52		
		PLS[2:0] = 101(下降沿)	2.58	2.6	2.62		
		PLS[2:0] = 110(下降沿)	2.67	2.7	2.72		
		PLS[2:0] = 111(下降沿)	2.78	2.8	2.82		
V_{hyst}	PVD/PDR 迟滞	-	-	100	-	mV	
V_{PDR}	掉电复位阈值	-	-	1.9	-	V	
V_{POR}	上电复位阈值	-	-	2.0	-		
$T_{POR}^{(2)}$	复位持续时间	0V 至 3.3V	上电速率 15 μs	-	0.5	-	ms
			上电速率 5ms	-	3.9	-	
			上电速率 1s	-	600	-	

符号	描述	条件	最小值	典型值	最大值	单位
$I_{DD(POR)}$	POR 功耗	-	-	1.24	-	μA
$I_{DD(PVD)}$	PVD 功耗	-	-	0.8	-	

5.3.4 内部参考电压

下表中给出的参数是依据表 5.4 列出的环境温度下和 VDD 供电电压下测试得出。

表 5.7 内置的参照电压

符号	参数	条件	最小值	典型值	最大值	单位
VBG	内部参考电压	$-40^{\circ}C < T_A < 125^{\circ}C$ VDD = 3.3V	0.98	1	1.02	V
$T_{S_refint}^{(1)}$	当读出内部参考电压时，ADC 的采样时间	-	-	0.5	-	μs
$VBG_error^{(2)}$	温度范围内的内部参考电压分布	$-40^{\circ}C < T_A < +125^{\circ}C$ VDD = 3.3V	-10	-	10	mV
$T_{COEFF}^{(2)}$	温度系数	$-40^{\circ}C < T_A < +125^{\circ}C$ VDD = 3.3V	-	30	50	ppm/ $^{\circ}C$

1. 最短的采样时间是通过应用中的多次循环得到。
2. 由设计保证。

5.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

电流消耗的测量方法说明如图 5.4 所示。

表 5.8 睡眠模式下的最大电流消耗，代码从 FLASH 运行

符号	参数	条件	f_{HCLK}	最大值 ⁽¹⁾	单位
				$T_A=125^{\circ}C$	
$I_{DD}^{(1)}$	睡眠模式下供电电流	IO 全部设置为模拟，下拉	16MHz	3486	μA

1. 由综合评估保证。

表 5.9 运行模式下的最大电流消耗，数据处理代码从 FLASH 运行

符号	参数	条件	f_{HCLK}	最大值 ⁽¹⁾	单位
				$T_A=125^{\circ}C$	
$I_{DD}^{(1)}$	运行模式下供电电流	APB1, APB2, AHB 外设全开	152MHz	17	mA

1. 基于综合评估，并在生产中测试。

表 5.10 停止模式和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾	最大值	单位	
				T _A =125°C		
I _{DD}	停机模式下 供电电流	系统时钟为 HSI 16MHz, IO 全部设置 为模拟, 下拉	停机模式 0	229	-	μA
			停机模式 1	192	-	
	待机模式下的 供电电流	系统时钟为 HSI 16MHz, IO 全部设置为模拟, 下拉	4	-		

 1. 在 T_A = 25°C 时测量典型值。

5.3.6 内部时钟源特性

 表 5.11 高速内部 RC (HSI) 振荡器特性⁽¹⁾

符号	描述	条件	最小值	典型值	最大值	单位	
f _{HSI}	频率	VDD=3.3V	-	16	-	MHz	
TRIM	用户微调 ⁽²⁾	-	-	0.4	-		
ACC _{HSI}	HSI 振荡器的精度	工厂校准 ⁽³⁾⁽⁴⁾	0 °C < T _A < 85 °C	-1	-	1	%
			-40 °C < T _A < 125 °C	-1.5	-	1.5	
Duty _(HSI)	占空比	-	45	50	55		
t _{su(HSI)} ⁽²⁾	HSI 振荡器启动时间	-	-	5	10	μs	
t _{stab(HSI)} ⁽²⁾	HSI 振荡器稳定时间	-	-	-	5		
I _{DD(HSI)} ⁽²⁾	HSI 振荡器功耗	-	-	-	200	μA	

 1. VDD = 3.3 V, T_A = -40 ~ 125°C, 除非特别说明。

2. 由设计保证。

3. 由综合评估保证。

4. HSI 振荡器的实际频率可能会受到回流的影响, 但不会偏离指定的范围。

 表 5.12 LSI 振荡器特性⁽¹⁾

符号	描述	条件	最小值	典型值	最大值	单位
f _{LSI}	输出频率	VDD=3.3V, T _A = 30 °C	31.5	32	32.5	KHz
		VDD=2.7~3.6V T _A = -40 to 125 °C	25	32	39	
Duty _(LSI)	占空比	-	45	50	55	%
t _{su(LSI)} ⁽²⁾	LSI 振荡器启动时间	-	-	-	130	μs
t _{stab(LSI)} ⁽²⁾	LSI 振荡器稳定时间	-	360	730	950	
I _{DD(LSI)} ⁽³⁾	LSI 振荡器功耗	-	-	-	2	μA

 1. VDD = 3.3 V, T_A = -40 ~ 125°C, 除非特别说明。

2. 由设计保证。

3. 由综合评估保证。

从低功耗模式唤醒时间

下表的唤醒时间是在使用 HSI 作为时钟源的情况下进行测量的。实际应用中，芯片被唤醒后的时钟源与当前运行模式有关：

停止或待机模式：时钟源是 HSI。

睡眠模式：时钟源保持与进入睡眠模式前一致

表 5.13 低功耗模式的唤醒时间⁽¹⁾

符号	描述	典型值 ⁽³⁾	单位
$t_{WUSLEEP}^{(1)}$	从睡眠模式唤醒	688	ns
$t_{WUST}^{(1)}$	从停机模式唤醒	停机模式 0	43
		停机模式 1	93
$t_{WUSTDBY}^{(1)}$	从待机模式唤醒	1047	μs

1. 系统时钟为 HSI 16MHz
2. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。
3. 由综合评估得出

5.3.7 PLL 特性

表 5.14 PLL 特性⁽¹⁾⁽⁴⁾

符号	描述	最小值 ⁽¹⁾	典型值	最大值 ⁽¹⁾	单位
f_{PLL_IN}	PLL 输入时钟 ⁽³⁾	-	16	-	MHz
	PLL 输出时钟占空比	45	50	55	%
f_{PLL_OUT}	输出参考时钟	160	-	304	MHz
	HSI=16MHz	(16*10)	-	(16*19)	
$t_{lock(PLL)}^{(2)}$	PLL 锁定时间	-	-	40	μs
$t_{su(PLL)}^{(2)}$	PLL 启动时间	-	-	90	
$t_{stab(PLL)}^{(2)}$	PLL 稳定时间	-	-	50	
Jitter	循环抖动	-	±28.6	-	ps
	周期抖动 ⁽²⁾	-	±21.4	-	
$I_{DD(PLL)}^{(2)}$	PLL 功耗@304MHz	0.98	1.08	1.13	mA

1. VDD = 3.3 V, T_A = -40 ~ 125°C, 除非特别说明。
2. 由设计保证。
3. 由综合评估保证。
4. 使用适当的乘数因子，使 PLL 输入时钟值与 f_{PLL_IN} 所定义的范围兼容。

5.3.8 存储器特性

表 5.15 FLASH 特性

符号	描述	条件	最小值	典型值	最大值 ⁽¹⁾	单位
t_{prog}	一个字节编程时间	-	-	-	10	μs
t_{ERASE}	扇区擦除时间	-	-	-	4	ms
	芯片擦除时间	-	-	-	10	
t_{Read}	读取时间	-	-	-	22	ns

1. 由设计保证。

表 5.16 FLASH 寿命和数据保存期限

符号	描述	条件	最小值 ⁽¹⁾	单位
N_{END}	寿命（擦写次数）	$T_j = 125\text{ }^\circ\text{C}$	100	千次
t_{RET}	数据保存期限	$T_j = 125\text{ }^\circ\text{C}$	10	年

1. 由综合评估保证。

5.3.9 EMC 特性

表 5.17 EMS 特性

符号	描述	条件	最大绝对值	单位
V_{FESD}	施加到任意 I/O 脚，从而导致功能错误的电压极限。	$V_{\text{DD}} = V_{\text{DDA}} = 3.3\text{V}$, $T_A = +25\text{ }^\circ\text{C}$ $f_{\text{HCLK}} = 152\text{ MHz}$, 符合 IEC61000-4-2	4000	V
V_{EFTB}	在 V_{DD} 和 V_{SS} 上通过 100pF 的电容施加的、导致功能错误的瞬变脉冲群电压极限。	$V_{\text{DD}} = V_{\text{DDA}} = 3.3\text{V}$ （并联一颗 $1\mu\text{F}$ 电容）, $T_A = +25\text{ }^\circ\text{C}$, $f_{\text{HCLK}} = 152\text{ MHz}$	5000	

5.3.10 电气敏感性

表 5.18 ESD 绝对最大值

符号	描述	条件	最大值	单位
$V_{\text{ESD(HBM)}}$	静电放电电压（人体模型）	$T_A = +25\text{ }^\circ\text{C}$, 符合 JESD22-A114	5000	V
$V_{\text{ESD(CDM)}}$	静电放电电压（充电设备模型）	$T_A = +25\text{ }^\circ\text{C}$	1200	

表 5.19 电气敏感性

符号	描述	条件	最大值	单位
LU	静态门锁类	$T_A = +25\text{ }^\circ\text{C}$, 符合 JESD 78E	200	mA
		$T_A = +125\text{ }^\circ\text{C}$, 符合 JESD 78E	150	

5.3.11 IO 注入电流特性

表 5.20 IO 电流注入易感性

符号	描述	功能易感性		单位
		负注入	正注入	
V_{INJ}	单个 GPIO 注入电流	FT_A	-	0.5
		WKUP_IO	-	N/A

5.3.12 IO 端口特性

表 5.21 IO 静态特性

符号	描述	条件	最小值	典型值	最大值	单位
V_{IL}	标准 I/O 引脚, 输入低电平电压	-	-	$0.414*V_{DD}-0.03$	-	V
V_{IH}	标准 I/O 引脚, 输入高电平电压	-	-	$0.459*V_{DD}+0.137$	-	
V_{hys}	标准 I/O 施密特触发器电压迟滞 ⁽¹⁾	$V_{DD}=3.3V$	-	200	-	mV
I_{leak}	输入漏电流 ⁽³⁾	FT_A	$V_{IN}=3.3$	-	-	10
			$V_{IN}=5V$	-	-	180
		WKUP_IO	$V_{IN}=3.3$	-	-	10
			$V_{IN}=5V$	-	-	20
R_{PU}	弱上拉等效电阻 ⁽²⁾	$V_{IN} = V_{SS}$	30	40	50	k Ω
R_{PD}	弱下拉等效电阻 ⁽²⁾	$V_{IN} = V_{DD}$	30	45	55	
C_{IO}	IO 引脚的电容	-	-	5	-	pF

- 施密特触发器开关电平的迟滞电压。由综合评估得出, 不在生产中测试。
- 上拉和下拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS/NMOS 实现。这个 PMOS/NMOS 开关的电阻很小。
- 如果在相邻引脚有反向电流倒灌, 则漏电流可能高于最大值。

表 5.22 输出电压特性

符号	描述	条件	最小值	最大值	单位
$V_{OL}^{(1)}$	输出低电平	$V_{DD} = 3.3V, I_{IO} = 4mA$	-	0.1	mV
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-0.1$	-	V
$V_{OL}^{(1)}$	输出低电平	$V_{DD} = 3.3V, I_{IO} = 20mA$	-	0.5	mV
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-0.5$	-	V

- 由综合评估得出。

表 5.23 IO 交流特性 ⁽¹⁾⁽²⁾

OSPEEDx[1:0] 的配置 ⁽¹⁾	符号	描述	条件	最小值	最大值	单位
00	f _{max}	最大频率	C=50 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	4	MHz
			C=50 pF, 2 V ≤ VDD ≤ 2.7 V	-	1	
			C=10 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	10	
			C=10 pF, 2 V ≤ VDD ≤ 2.7 V	-	1.5	
	t _r /t _f	输出上升/下降时间	C=50 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	7	ns
			C=50 pF, 2 V ≤ VDD ≤ 2.7 V	-	10	
			C=10 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	4	
			C=10 pF, 2 V ≤ VDD ≤ 2.7 V	-	5	
01	f _{max}	最大频率	C=50 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	19	MHz
			C=50 pF, 2 V ≤ VDD ≤ 2.7 V	-	10	
			C=10 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	40	
			C=10 pF, 2 V ≤ VDD ≤ 2.7 V	-	15	
	t _r /t _f	输出上升/下降时间	C=50 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	12	ns
			C=50 pF, 2 V ≤ VDD ≤ 2.7 V	-	10	
			C=10 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	4	
			C=10 pF, 2 V ≤ VDD ≤ 2.7 V	-	5	
10	f _{max}	最大频率	C=50 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	32	MHz
			C=50 pF, 2 V ≤ VDD ≤ 2.7 V	-	20	
			C=10 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	70	
			C=10 pF, 2 V ≤ VDD ≤ 2.7 V	-	30	
	t _r /t _f	输出上升/下降时间	C=50 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	8	ns
			C=50 pF, 2 V ≤ VDD ≤ 2.7 V	-	10	
			C=10 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	3	
			C=10 pF, 2 V ≤ VDD ≤ 2.7 V	-	4	
11	f _{max}	最大频率	C=30 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	48	MHz
			C=30 pF, 2 V ≤ VDD ≤ 2.7 V	-	30	
			C=10 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	76	
			C=10 pF, 2 V ≤ VDD ≤ 2.7 V	-	45	
	t _r /t _f	输出上升/下降时间	C=30 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	6	ns
			C=30 pF, 2 V ≤ VDD ≤ 2.7 V	-	6	
			C=10 pF, 2.7 V ≤ VDD ≤ 3.6 V	-	3	
			C=10 pF, 2 V ≤ VDD ≤ 2.7 V	-	3	

1. I/O 端口的速度可以通过 OSPEEDx[1:0]配置。

2. 由设计保证。

5.3.13 NRST 引脚特性

表 5.24 NRST 引脚特性

符号	描述	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST 输入低电平电压	-	-	-	0.8	V
$V_{IH(NRST)}^{(1)}$	NRST 输入高电平电压	-	2	-	-	
$V_{hys(NRST)}$	NRST 施密特触发器电压迟滞 ⁽¹⁾	VDD=3.3V	180	-	240	mV
R_{PU}	弱上拉等效电阻 ⁽²⁾	VIN = VSS	30	40	50	kΩ
$V_{F(NRST)}^{(1)}$	NRST 输入滤波脉冲	VDD=3.3V	-	-	280	ns
$V_{NF(NRST)}^{(1)}$	NRST 输入非滤波脉冲	VDD=3.3V	480	-	-	

1. 由设计保证

2. 拉起的设计是用一个可切换的 PMOS 来设计的。这种 PMOS 对系列电阻的贡献必须是最小

5.3.14 TIM 定时器特性

 表 5.25 TIMx⁽¹⁾特性

符号	描述	条件	最小值	最大值	单位
$t_{res(TIM)}$	定时器分辨时间	-	1	-	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 152MHz$	6.58	-	ns
Res_{TIM}	定时器分辨率	TIMx (除了 TIM2)	-	16	bit
		TIM2	-	32	
$t_{counter}$	当选择了内部时钟时, 16 位计数器时钟周期	-	1	65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 152MHz$	0.00658	431.2	μs
$t_{MAX_counter}$	32 位计数器的最大可能计数	-	-	65536×65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 152MHz$	-	28.26	s

1. TIMx 是一个通用的名称, 代表 TIM2、TIM3、TIM6、TIM7、TIM8、TIM15。

5.3.15 通信接口
I2C 接口特性:

表 5.26 I2C 接口特性

符号	描述	标准模式 ⁽¹⁾⁽²⁾		快速模式 ⁽¹⁾⁽²⁾		单位
		最小值	最大值	最小值	最大值	
$t_{w(SCLL)}$	SCL 低电平宽度	4.7	-	1.3	-	μs
$t_{w(SCLH)}$	SCL 高电平宽度	4	-	0.6	-	
$t_{su(SDA)}$	SDA 建立时间	250	-	100	-	ns
$t_h(SDA)$	SDA 数据保持时间	-	3450 ⁽³⁾	-	900 ⁽³⁾	
$t_r(SDA)/t_r(SCL)$	SDA 和 SCL 上升时间	-	1000	-	300	
$t_f(SDA)/t_f(SCL)$	SDA 和 SCL 下降时间	-	300	-	300	μs
$t_h(STA)$	起始条件保持时间	4	-	0.6	-	
$t_{su(STA)}$	重复起始条件建立时间	4.7	-	0.6	-	
$t_{su(STO)}$	停止条件建立时间	4	-	0.6	-	
$t_w(STO,STA)$	停止到起始条件时间	4.7	-	1.3	-	pF
C_b	单条总线负载电容	-	400	-	400	

1. 由设计保证。
2. f_{scl} 必须至少有 2 MHz 才能实现标准模式 I2C 频率。必须至少 4 MHz 才能实现快速模式 I2C 频率
3. 必须保证在 SCL 高电平区间 SDA 保持稳定电平。

 表 5.27 SCL 频率 ($f_{PCLK1} = 36MHz$, $VDD_{I2C} = 3.3V$) ⁽¹⁾⁽²⁾

$f_{scl}(KHz)$	I2C_CCR
	$R_P = 4.7 k\Omega$
400	0x801E
300	0x8028
200	0x803C
100	0x00B4
50	0x0168
20	0x0384

1. R_P = 外部上拉电阻, f_{scl} = I2C 速度。
2. 对于 200 KHz 左右的速度, 所达到的速度的公差位 $\pm 5\%$ 。对于其他速度范围, 速度公差为 $\pm 2\%$ 。这个变量取决于应用设计时采用的外部组件的准确性。

SPI 接口特性:

表 5.28 SPI 特性

符号	描述	条件	最小值	最大值	单位
f_{SCK}	SPI 时钟频率	主模式	-	18	MHz
$1/t_{c(SCK)}$		从模式	-	18	
$t_{r(SCK)}/t_{f(SCK)}$	SPI 时钟上升和下降时间	负载电容: $C = 30\text{ pF}$	-	4	ns
DuCy	SPI 从模式输入占空比	从模式	30	70	%
$t_{su(NSS)}^{(1)}$	NSS 建立时间	从模式	4tPCLK	-	ns
$t_{h(NSS)}^{(1)}$	NSS 保持时间	从模式	2tPCLK	-	
$t_{w(SCKH)}^{(1)}$	SCK 高和低的时间	主模式, $f_{PCLK} = 36\text{ MHz}$, $presc = 4$	50	60	
$t_{w(SCKL)}^{(1)}$					
$t_{su(MI)}^{(1)}$	数据输入建立时间	主模式	5	-	
$t_{su(SI)}^{(1)}$		从模式	5	-	
$t_{h(MI)}^{(1)}$	数据输入保持时间	主模式	17	-	
$t_{h(SI)}^{(1)}$		从模式	6	-	
$t_{a(SO)}^{(1)(2)}$	数据输出访问时间	从模式, $f_{PCLK} = 20\text{ MHz}$	0	3tPCLK	
$t_{dis(SO)}^{(1)(3)}$	数据输出禁止时间	从模式	3tPCLK	4tPCLK	
$t_{v(SO)}^{(1)}$	数据输出有效时间	从模式 (使能边沿之后)	-	25	
$t_{v(MO)}^{(1)}$	数据输出有效时间	主模式 (使能边沿之后)	-	5	
$t_{h(SO)}^{(1)}$	数据输出保持时间	从模式 (使能边沿之后)	4	-	
$t_{h(MO)}^{(1)}$		主模式 (使能边沿之后)	-1	-	

- 由综合评估得出, 不在生产中测试。
- 最小值表示驱动输出的最小时间, 最大值表示正确获得数据的最大时间。
- 最小值表示关闭输出的最小时间, 最大值表示把数据线置于高阻态的最大时间。




图 5.5 SPI 时序图-从模式和 CPHA=0




图 5.6 SPI 时序图-从模式和 CPHA=1




图 5.7 SPI 时序图-主模式

5.3.16 ADC 特性

表 5.29 ADC 特性

符号	描述	条件	最小值	典型值	最大值	单位
VDDA	工作电压	-	2.7	3.3	3.6	V
V _{REFP}	正参考电压	-	2.5	-	VDDA	
V _{REFN}	负参考电压	-	-	0	-	
f _{ADC}	ADC 时钟频率	-		60		MHz
f _{TRIG}	外部触发频率	f _{ADC} =60MHz	-	-	-	KHz
			-	15	-	1/f _{ADC}
V _{IN,ADC}	转换电压范围	-	0	-	VREFBUF	V
R _{IN}	外部输入阻抗	-	0.1	-	12.5	Kohm
R _{ADC}	采样开关电阻	-	-	-	1	
C _{ADC}	内部采样和保持电容	-	-	5	-	pF
t _{CAL} ⁽²⁾	校准时间	f _{ADC} =60MHz	1.28			μs
			82			1/f _{ADC}
t _{LATRINJ} ⁽²⁾	注入触发转换时延	f _{ADC} =60MHz	-	-	47	ns
			-	-	3	1/f _{ADC}
t _{LATR} ⁽²⁾	常规触发转换时延	f _{ADC} =60MHz	-	-	31	ns
			-	-	2	1/f _{ADC}
t _S ⁽²⁾	ADC 采样时间	f _{ADC} =60MHz	41.67	-	10675	ns
			2.5	-	640.5	1/f _{ADC}
f _S ⁽²⁾	ADC 采样速率 TS+12.5*(1/FADC)	-	-	4	-	MSPS
t _{EN}	ADC 上电时间	-	-	-	2	μs
t _{CONV} ⁽²⁾	总的转换时间(包括采样时间)	f _{ADC} =60MHz	0.25	-	10.88	
			16~653(TS+12.5*(1/FADC))			1/f _{ADC}

1. 由综合评估得出，不在生产中测试。
2. 由设计保证。
3. 对于外部触发，必须在上表列出的时延中加上一个延迟 1/f_{PCLK2}。

表 5.30 ADC 输入阻抗

采样时间	阻抗 (Ω)		电容 (F)
	快通道	慢通道	
2.5	100	-	10p
6.5	400	420	
11.5	950	1k	
17.5	1.4k	1.6k	
25.5	2.2k	2.4k	
35.5	3k	3.2k	
48.5	5k	5.2k	
640.5	12k	12.5k	

表 5.31 ADC 精度-限制测试条件

符号	描述	条件	最小值	典型值	最大值	单位	
ET	综合偏差	VDDA = 3.3V, T = 27°C, 输入电压 \leq 3.25V ADC 时钟频率 \leq 60MHz 连续模式, 采样率: 快速通道: 4Msps 缓慢的通道: 2Msps	快速通道 (最大速度)	-	3	-	LSB
			慢速通道 (最大速度)	-	3	-	
EO	偏移误差		快速通道 (最大速度)	-	1.3	-	
			慢速通道 (最大速度)	-	1.6	-	
EG	增益误差		快速通道 (最大速度)	-	8.7	-	
			慢速通道 (最大速度)	-	7.3	-	
ED	微分线性误差		快速通道 (最大速度)	-	± 1	± 1.8	
			慢速通道 (最大速度)	-	± 1	± 2.3	
EL	积分线性误差		快速通道 (最大速度)	-	± 1.6	± 2.2	
			慢速通道 (最大速度)	-	± 1.3	± 2.3	

1. ADC 的直流精度数值是在经过内部校准后测量的。
2. ADC 精度与反向注入电流的关系: 需要避免在任何标准的模拟输入引脚上注入反向电流, 因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上, (引脚与地之间) 增加一个肖特基二极管。
3. 由设计保证。

5.3.17 温度传感器特性

温度计算公式:

$$V_{\text{sensor}} = (-0.004112516) \times \text{temperature} + 1.262524414$$

表 5.32 温度传感器特性

符号	描述	条件 ⁽¹⁾	最小值	典型值	最大值	单位
T_L	Vsensor 线性度	-	-	±1	±2	°C
$A_{\text{vg_Slope}}$	平均斜率	-	4	4.1	4.2	mV/°C
V_{25}	在 25°C 时的电压	-	1.154	1.168	1.174	V
$t_{\text{start}}^{(2)}$	启动时间	-	9	14	18	μs
$t_{\text{S_temp}}^{(2)(3)}$	当读取温度时, ADC 采样时间	-	-	10	-	

1. 除非另有说明, VDD = 3.3V, T_A = -40 到 125 °C。
2. 由设计保证。
3. 最短的采样时间可以由应用程序通过多次循环决定。

5.3.18 VREFBUF 特性

表 5.33 VREFBUF 特性

符号	描述	条件	最小值	典型值	最大值	单位
VDDA	工作电压	VRS=0, 电压基准为 2.5V	2.8	-	3.6	V
		VRS=1, 电压基准为 2.8V	3.1	-	3.6	
VREFBUF_OUT	输出电压	VRS=0, 电压基准为 2.5V	-	2.5	-	
		VRS=1, 电压基准为 2.8V	-	2.8	-	
TRIM	-	-	-	±0.16	±0.18	%
esr	负载的等效串联电阻	-	-	-	2	Ω
I_{load}	静态负载电流	-	-	-	1.5	mA
$I_{\text{line_reg}}$	线性调整率	-	-	1000	2000	ppm/V
$I_{\text{load_reg}}$	负载调整率	$500 \mu\text{A} \leq I_{\text{load}} \leq 4 \text{ mA}$	-	50	500	ppm/mA
T_{Coeff}	温度特性	$-40^\circ\text{C} < T_J < 125^\circ\text{C}$	-	-	80	ppm/°C
PSRR	电源抑制比	DC	60	63	66	dB
		100 KHz	19	24	28	
t_{START}	启动时间	-	-	2.81	6.11	μs
$t_{\text{Conversion}}$	档位转换时间	VRS=0→1	-	1.02	2.63	
I_{DD}	功耗	$I_{\text{load}}=0 \mu\text{A}$	0.948	1.161	1.435	mA
		$I_{\text{load}}=412.5 \mu\text{A}$	1.199	1.405	1.668	

1. 除非另有说明, VDDA = 3.3V, T_A = -40 到 125 °C。
2. 由设计保证。

5.3.19 OPAMP 特性

表 5.34 OPAMP 特性

符号	描述	条件	最小值	典型值	最大值	单位
VDDA	供电电压	-	2.7	3.3	3.6	V
CMIR	共模输入范围	-	0	-	VDDA	
V _{OS(IN)}	输入偏移电压	VIN=0.9 VDDA (NMOS)	0	±1	±4	mV
		VIN=0.1 VDDA (PMOS)	0	±1	±4	
		VIN=0.5 VDDA	0	±1	±4	
I _{load}	驱动电流	OPA	-	-	500	μA
		PGA	-	-	270	
AO ⁽¹⁾	开环增益	C _{load} =50pF	89	95	100	dB
GBW	单位增益带宽	Load=50pF//4K, VDDA =3.3V VINP= VDDA /2	-	16MHz	-	MHz
		200mV ≤输出动态范围 ≤VDDA - 200mV, Load =50pF//4K	-	16MHz	-	
φ _m ⁽¹⁾	相位裕度	C _{load} =50pF, R _{load} =4K	40	49	75	degree
CMRR ⁽¹⁾	公模抑制比	@10 KHz, Load =50pF//4K C _{load} =25p, VDDA =3.3V	-	80	-	dB
		@100 KHz, Load =50pF//4K C _{load} =25p, VDDA =3.3V	-	70	-	
PSRR ⁽¹⁾	电源抑制比	C _{load} =50pF, R _{load} =4K CMIR= VDDA /2, (DC), VDDA =3.3V	-	130	-	dB
		C _{load} =50pF, R _{load} =4K CMIR= VDDA /2, (3dB), VDDA =3.3V	-	110	-	
SR	压摆率	从 10 到 90%的输出电压 负载电容=50pF	-	15	-	V/usec
TWAKEUP ⁽¹⁾	唤醒时间 0.1%精度 (Unity gain)	C _{load} =25pF, R _{load} =4K	-	400	-	ns
R _{load}	负载电阻	-	4	-	-	KΩ
C _{load}	负载电容	-	-	-	50	pF
V _{OUT(SAT)}	高饱和输出电压	电压跟随器模式, I _{load} =max, R _{load} =4K	-	VDDA -0.2	-	V
	低饱和输出电压	电压跟随器模式, I _{load} =max, R _{load} =4K	-	0.2	-	

符号	描述	条件	最小值	典型值	最大值	单位
PGA gain error	PGA 增益误差 (输入电压>50mV)	PGA 增益= 4	-	1	-	%
		PGA 增益=8	-	1	-	
		PGA 增益=12	-	1	-	
		PGA 增益=16	-	1	-	
R _{network}	非反相 PGA 模式 中的 R2/R1 内阻 值	PGA 增益=4	-	40K/160K	-	kΩ/kΩ
		PGA 增益=8	-	40K/320K	-	
		PGA 增益=12	-	40K/480K	-	
		PGA 增益=16	-	40K/640K	-	
PGABW	不同增益的 PGA 带宽	增益= 4/8/12/16	-	GBW/GAIN	-	MHz
I _{VDDA}	OPAMP 模式功耗	电压跟随器模式, 无负载	-	2.5	-	mA
eN ⁽¹⁾	电压噪声密度	1KHz, R _{load} =4K	-	230	-	nV/sqrt(Hz)
		10KHz, R _{load} =4K	-	100	-	

1. 由设计保证。

5.3.20 CMP 特性

表 5.35 CMP 特性

符号	描述	条件	最小值	典型值	最大值	单位
V _{DDA}	模拟供电电压	-	2.7	3.3	3.6	V
V _{IN}	比较器输入电压范围	-	0	-	V _{DDA}	
t _D ⁽³⁾	响应时间	V _{DDA} =3.3	-	50	100	ns
V _{offset} ⁽¹⁾	比较器偏移误差	-	-5.5	-4/+4	5.5	mV
V _{hys}	比较器迟滞	FHYST /RHYST=0	-	0	-	
		FHYST /RHYST=20	-	20	-	
		FHYST /RHYST=40	-	40	-	
		FHYST /RHYST=60	-	60	-	
t _{start} ⁽¹⁾	启动延时	-	-	1000	2000	ns
R _{SRN} ⁽¹⁾	星型电阻网络的电阻值	-	-	38	-	kΩ
I _{DDA} ⁽³⁾	比较器功耗 CRV 禁止	-	-	250	-	μA

1. 由设计保证。

2. 典型值是全部比较器传播延迟的平均值。

3. 由综合评估得出。

5.3.21 CRV 特性

表 5.36 CRV 特性

符号	描述	条件		最小值	典型值	最大值	单位
VDD	电源电压	-		2.7	3.3	3.6	V
VREF	参考电压范围	CRV 输入电压为 2.5V VDD = 3.0 ~ 3.6V		0	-	2.5	
		CRV 输入电压为 1V VDD = 2.7 ~ 3.6V		0	-	1	
Absolute accuracy	精度(+/- 3sigma)	-		-2	-	2	LSB
I _{DD}	功耗	-		-	250	-	μA
t _{EN} ⁽¹⁾	CRV VREF 发生器 开启时间	-		-	60	100	μs
t _{CONV} ⁽¹⁾	输出电压稳定时间	-		-	0.65	2	
PSRR ⁽¹⁾	电源抑制比	VDD = 2.7 ~ 3.6V -40°C ~ 125°C	CRV = 1V; DC	-71	-64	-55	dB
			CRV = 1V; 100 KHz	-24	-22	-21	
		VDD = 3.0~3.6V -40°C ~ 125°C	CRV = 2.5V; DC	-64	-57	-48	
			CRV = 2.5V; 100 KHz	-16	-15	-14	

1. 由设计保证。

2. 由综合评估得出。

6 封装信息

6.1 QFN32 封装信息





图 6.1 轮廓图

表 6.1 机械数据

符号	最小值(mm)	典型值(mm)	最大值(mm)
A	0.70	0.75	0.80
A1	-	0.02	0.05
A2	0.203 REF		
b	0.20	0.25	0.30
D	4.90	5.00	5.10
D2	3.40	3.50	3.60
E	4.90	5.00	5.10
E2	3.40	3.50	3.60
e	0.50 BSC		
K	0.30	0.35	0.40
L	0.35	0.40	0.45
h	0.30	0.35	0.40
Ne	3.50 BSC		
Nd	3.50BSC		

7 订货代码



8 版本历史

表 8.1 版本历史

日期	版本	更改内容
2024.12.11	V1.0	新版
2024.12.12	V1.1	修改电源框图，将 VREF 1V 改为 VBG 修改复用功能表格式 统一部分单位大小写例如：KHz、kV
2025.3.17	V1.2	修改 OPAMP 的 $V_{OS(IN)}$ 输入偏移电压的最大值为 $\pm 4mV$ 补充 HSI 全温度的精度